



THIẾT KẾ LUẬN LÝ SỐ

CHƯƠNG 1: MẠCH TUẦN TỰ



1.1. SR Latch

1.2. Gated SR Latch.

1.3. Gated D Latch

1.4. Các loại Flip-Flop

1.5. Phân tích mạch tuần tự

1.6. Mô hình máy trạng thái hữu hạn

1.7. Tổng hợp mạch tuần tự



1.1. SR Latch

1.2. Gated SR Latch.

1.3. Gated D Latch

1.4. Các loại Flip-Flop

1.5. Phân tích mạch tuần tự

1.6. Mô hình máy trạng thái hữu hạn

1.7. Tổng hợp mạch tuần tự




Thiết bị tuần tự (Sequential components)

- Thiết bị tuần tự bao gồm các phần tử nhớ (Memory Elements)
- Giá trị ngõ ra của các thiết bị tuần tự phụ thuộc vào giá trị ngõ vào và/hoặc các giá trị được lưu bên trong các phần tử nhớ
- Các giá trị bên trong các phần tử nhớ xác định trạng thái của các thiết bị tuần tự
- Thiết bị tuần tự có thể được chia làm hai loại: Đồng bộ và bất đồng bộ

Thiết bị tuần tự (Sequential components)


- Thiết bị bất đồng bộ (Asynchronous sequential component): Thay đổi trạng thái và các giá trị ngõ ra khi ngõ vào thay đổi.
- Thiết bị đồng bộ: Thay đổi trạng trạng thái và các giá trị ngõ ra tại một thời điểm cố định mà được định sẵn bởi tín hiệu xung clock






Chương 1: Các thiết bị tuần tự

1.1 SR - latch (NOR implementation)




1.1 SR Latch

- SR-Latch có hai trạng thái: trạng thái cài đặt ($Q=1$) và trạng thái đặt lại ($Q=0$).




S	R	Q	$Q (next)$	$Q' (next)$	
0	0	0	0	1	(hold)
0	0	1	1	0	(hold)
0	1	X	0	1	(reset)
1	0	X	1	0	(set)
1	1	X	0	0	(?)

Truth table




1.1 SR Latch (Hiện thực bằng cổng NAND)

- SR-Latch có hai trạng thái: trạng thái cài đặt ($Q=1$) và trạng thái đặt lại ($Q=0$).



S	R	Q	Q (next)	Q' (next)	
0	0	0	0	1	(hold)
0	0	1	1	0	(hold)
0	1	X	0	1	(reset)
1	0	X	1	0	(set)
1	1	X	0	0	(?)


Truth table







Chương 1: Các thiết bị tuần tự

1.2 SR – latch có cổng điều khiển



1.2 SR Latch (Có cổng điều khiển)

- Tín hiệu điều khiển C kích hoạt SR Latch



C	S	R	Q	$Q(next)$
0	X	X	0	0 (inactive)
0	X	X	1	1 (inactive)
1	0	0	0	0 (hold)
1	0	0	1	1 (hold)
1	0	1	X	0 (reset)
1	1	0	X	1 (set)
1	1	1	X	NA (?)


Truth table

1.2 SR Latch (Có cổng điều khiển)

- Tín hiệu điều khiển C kích hoạt SR Latch

C	S	R	Q	Q(next)	
0	X	X	0	0	(inactive)
0	X	X	1	1	(inactive)
1	0	0	0	0	(hold)
1	0	0	1	1	(hold)
1	0	1	X	0	(reset)
1	1	0	X	1	(set)
1	1	1	X	NA	(?)


Truth table







Chương 1: Các thiết bị tuần tự

1.3 D-latch có cổng điều khiển



1.3 D Latch (Có cổng điều khiển)

- Tín hiệu điều khiển C kích hoạt D Latch




<i>C</i>	<i>D</i>	<i>Q</i>	<i>Q(next)</i>
0	X	0	0
0	X	1	1
1	0	X	0
1	1	X	1

Truth table


1.3 D Latch (Có cổng điều khiển)

- Tín hiệu điều khiển C kích hoạt D Latch



<i>C</i>	<i>D</i>	<i>Q</i>	<i>Q(next)</i>
0	X	0	0
0	X	1	1
1	0	X	0
1	1	X	1


Truth table





Chương 1: Các thiết bị tuần tự

1.4 Flip-Flops (FF)







1.4 Flip-Flops (FF)

- **Latches:** kích bằng mức -> khó làm việc
- **Flip-Flops: Kích bằng cách xung clock**
 - **FFs:** dễ làm việc mặc dù đắt hơn các thiết bị latch
 - **Phân loại:**
 - Master-slave (MS)
 - Edge-triggered (ET)



1.4 Flip-Flops (FF)

- Erroneous shifting with D-latches





1.4 Flip-Flops (FF)

- Master-slave D-FF: Ngõ vào D được lấy mẫu và lưu tại thời điểm cạnh lên của CLK





1.4 Flip-Flops (FF)

- Shifting with Master-Slave D-FF







1.4 Flip-Flops (FF)

- Positive Edge-triggered D-FF




1.4 Flip-Flops (FF)

- Một số loại FF

Flip-flop name	Flip-flop symbol	Characteristic table	Characteristic equation	Excitation table																																			
SR		<table><tr><th>S</th><th>R</th><th>Q(next)</th></tr><tr><td>0</td><td>0</td><td>Q</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>NA</td></tr></table>	S	R	Q(next)	0	0	Q	0	1	0	1	0	1	1	1	NA	$Q(next)=S+R'Q$ $SR=0$	<table><tr><th>Q</th><th>Q(next)</th><th>S</th><th>R</th></tr><tr><td>0</td><td>0</td><td>0</td><td>X</td></tr><tr><td>0</td><td>1</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>X</td><td>0</td></tr></table>	Q	Q(next)	S	R	0	0	0	X	0	1	1	0	1	0	0	1	1	1	X	0
S	R	Q(next)																																					
0	0	Q																																					
0	1	0																																					
1	0	1																																					
1	1	NA																																					
Q	Q(next)	S	R																																				
0	0	0	X																																				
0	1	1	0																																				
1	0	0	1																																				
1	1	X	0																																				
JK		<table><tr><th>J</th><th>K</th><th>Q(next)</th></tr><tr><td>0</td><td>0</td><td>Q</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>Q'</td></tr></table>	J	K	Q(next)	0	0	Q	0	1	0	1	0	1	1	1	Q'	$Q(next)=JQ'+K'Q$	<table><tr><th>Q</th><th>Q(next)</th><th>J</th><th>K</th></tr><tr><td>0</td><td>0</td><td>0</td><td>X</td></tr><tr><td>0</td><td>1</td><td>1</td><td>X</td></tr><tr><td>1</td><td>0</td><td>X</td><td>1</td></tr><tr><td>1</td><td>1</td><td>X</td><td>0</td></tr></table>	Q	Q(next)	J	K	0	0	0	X	0	1	1	X	1	0	X	1	1	1	X	0
J	K	Q(next)																																					
0	0	Q																																					
0	1	0																																					
1	0	1																																					
1	1	Q'																																					
Q	Q(next)	J	K																																				
0	0	0	X																																				
0	1	1	X																																				
1	0	X	1																																				
1	1	X	0																																				
D		<table><tr><th>D</th><th>Q(next)</th></tr><tr><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	D	Q(next)	0	0	1	1	$Q(next)=D$	<table><tr><th>Q</th><th>Q(next)</th><th>D</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	Q	Q(next)	D	0	0	0	0	1	1	1	0	0	1	1	1														
D	Q(next)																																						
0	0																																						
1	1																																						
Q	Q(next)	D																																					
0	0	0																																					
0	1	1																																					
1	0	0																																					
1	1	1																																					
T		<table><tr><th>T</th><th>Q(next)</th></tr><tr><td>0</td><td>Q</td></tr><tr><td>1</td><td>Q'</td></tr></table>	T	Q(next)	0	Q	1	Q'	$Q(next)=TQ'+T'Q$	<table><tr><th>Q</th><th>Q(next)</th><th>T</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	Q	Q(next)	T	0	0	0	0	1	1	1	0	1	1	1	0														
T	Q(next)																																						
0	Q																																						
1	Q'																																						
Q	Q(next)	T																																					
0	0	0																																					
0	1	1																																					
1	0	1																																					
1	1	0																																					



1.4 Flip-Flops (FF)

- State diagrams for different Flip-flops




1.4 Flip-Flops (FF)

- **A D-Latch asynchronous inputs**





-
- The diagram shows a D latch circuit. It has four inputs: D, C, CLR, and PRS. The output is Q and Q'. The circuit is implemented using two AND gates, two OR gates, and two cross-coupled NAND gates. The D input is connected to the top input of the top AND gate and the top input of the bottom AND gate. The C input is connected to the bottom input of the top AND gate and the bottom input of the bottom AND gate. The CLR input is connected to the top input of the top OR gate and the top input of the bottom OR gate. The PRS input is connected to the bottom input of the top OR gate and the bottom input of the bottom OR gate. The output of the top AND gate is connected to the top input of the top NAND gate. The output of the bottom AND gate is connected to the bottom input of the top NAND gate. The output of the top OR gate is connected to the top input of the bottom NAND gate. The output of the bottom OR gate is connected to the bottom input of the top NAND gate. The output of the top NAND gate is Q. The output of the bottom NAND gate is Q'.



1.4 Flip-Flops (FF)

- A D-FF with asynchronous inputs



1.4 Flip-Flops (FF)

- FFs with asynchronous inputs

